|
СХЕМЫ---->
СХЕМЫ ТЕЛЕВИЗОРОВ СТАТЬЯ №1-50
Цифровые демодуляторы фирмы THOMSON для входного блока цифроаналогового телевизора
COFDM - демодулятор STV0360.
Декодирование сигналов DVB-T.
Б. ХОХЛОВ, доктор техн. наук, г. Москва
Микросхема — микропроцессор STV0360 обеспечивает декодирование сигналов DVB-T по стандартам ETS 300 744 и NorDig II. К основным особенностям микропроцессора следует отнести совместимость с одночастотной сетью (SFN), подстраиваемое подавление канальной интерференции (ACI), автоматическое определение защитного интервала (1/4, 1/8, 1/16 и 1/32) и режимов работы (иерархического и неиерархического, 2К и 8К) и модуляции (QPSK, 16 или 64 QAM) при возможной ширине полосы рабочих частот 6, 7 или 8 МГц.
В микросхеме происходят полная цифровая демодуляция и подавление импульсных помех, цифровая временная и частотная коррекция, выравнивание каналов при использовании множества несущих, коррекция общей фазовой ошибки.
Микросхема обеспечивает декодирование сигнала транспортного потока и автоматическое определение режима коррекции ошибок (FEC). Для декодирования она содержит внутренний декодер, который работает в кодах 1/2, 2/3, 3/4, 5/6, 7/8 и выделяет синхробайт. В демодуляторе происходят обратное перемежение и внешнее декодирование. Декодер Рида-Соломона при 16 проверочных байтах обеспечивает коррекцию до восьми поврежденных байтов. В микросхеме происходит оценка качества сигнала. Имеются иерархические вспомогательные входы и выходы узла FEC. Микропроцессор включает в себя параллельный и последовательный выходные интерфейсы, совместимые с общим интерфейсом системы DVB-T.
Для работы с каналом ПЧ демодулятор содержит высококачественный десятиразрядный АЦП. Имеются два выхода управляющих сигналов АРУ ВЧ и АРУ ПЧ.
Система формирования тактовых сигналов с кварцевым резонатором на частоту в пределах 20...27 МГц не требует внешнего образцового напряжения. Частоту генератора программируют по цифровой шине I2C.
Микропроцессор потребляет мощность менее 0,5 Вт.
Микросхему можно применить в цифровых приставках SET-TOP BOX и телевизорах. Обозначение и назначение ее выводов указаны в таблице.
На рис. 1 представлена структурная схема демодулятора.
Аналоговый сигнал ПЧ, через входы INM, INP и буферный каскад поступающий на демодуля
тор с выхода фильтра ПАВ, преобразуется в цифровую форму десятиразрядным АЦП. В цифровом сигнале на выходе АЦП подавляются импульсные помехи. В устройстве двойной АРУ микросхемы формируются сигналы управления по каналам ВЧ и ПЧ. После обработки в деротаторе, конвертере отсчетов и подавителе смежного канала цифровой сигнал поступает в звено быстрого преобразования Фурье, где происходит
демодуляция сигнала OFDM. Одновременно микросхема обеспечивает временное восстановление и восстановление несущих, а также восстановление временных параметров символов.
Демодулированный сигнал OFDM после коррекции и обратного перемежения символов и разрядов проходит в блок FEC, где обрабатывается в декодере Витерби и после внешнего перемежения поступает в декодер Рида-Соломона, обеспечивающий исправление ошибок. После дескремблера транспортный поток выходит из микросхемы через параллельный или последовательный интерфейс.
Кроме рассмотренных узлов, процессор содержит также порты общего назначения, АЦП для измерения уровня ВЧ сигнала в селекторе и измерительные звенья, в которых происходит, в частности, контроль уровня ошибок (BER). Шинный интерфейс обеспечивает управление процессором по шине I2С и управление селектором, для чего имеется дополнительная шина SCLT, SDAT.
STV0360 — однокристальный демодулятор COFDM, который преобразует сигнал ПЧ в транспортный поток MPEG2. Процессор выполняет все функции от выхода ПЧ селектора до входа транспортного потока MPEG-2 и полностью соответствует спецификации DVB-T (ETS 300 744) в режимах 2К и 8К. В состав процессора входит АЦП, который обеспечивает необходимую обработку несущих QAM при прямой архитектуре дискретизации ПЧ сигнала, что исключает необходимость во внешнем понижающем преобразователе. Микросхема содержит буферный каскад с входным сопротивлением 1 кОм для согласования с селектором.
Кроме всех необходимых демодуляций и функций узла FEC (ускоренная коррекция ошибок), требуемых для обработки модулированного потока с малыми искажениями (BER), в состав процессора входят усовершенствованные узлы, позволяющие контролировать параметры. Микросхема также содержит устройство задержанной АРУ и шину I2C с малыми помехами для управления селектором. На выходе демодулятора выделяется транспортный поток MPEG2 с исправленными ошибками. Для дальнейшей обработки сигнала можно использовать микросхемы серии STI55™.
Применяемые напряжения питания, выводы микросхемы, на которые они поданы, а также подключение общего провода показаны на рис. 2.
В микросхеме используется скоростной протокол шины I2C, причем возможны четыре адреса процессоров. Адрес можно задавать изменением значений (0 и 1) на входах CS1, CS0. Формат адреса: 00111CS1CS0 r/w.
Помехи, наводимые на проводах SDA и SCL, могут нарушить работу селектора. Чтобы это предотвратить, процессор имеет шинный повторитель. Выводы SDAT и SCLT активны только тогда, когда это необходимо, и не работают, когда это не требуется селектору. Выводы SDAT и SCLT при сбросе имеют высокий уровень. Максимальная рабочая частота шинного повторителя равна 400 кГц.
Внешний кварцевый резонатор подключают к выводам 62 и 63 процессора, а внешний тактовый сигнал подают на вывод 62.
Микросхема содержит умножитель частоты на 4. Цифровое ядро процессора всегда управляется сигналом удвоенной частоты кварцевого резонатора, а узел FEC — его сигналом четырех- или двукратной частоты, что выбирают при программировании.
АЦП тактируется удвоенной частотой XTAL (в пределах 20.. .27 МГц). Это — основной тактовый сигнал. Максимальный размах входного сигнала десяти разрядного АЦП — 2 В. АЦП соединен с селектором через внешний последовательный конденсатор и имеет внутренний буферный каскад, как уже сказано, для согласования сопротивлений.
Процессор содержит два выхода для сигналов АРУ (AGC): один — для регулировки по ВЧ (АРУ1 — AGC1), а второй — по ПЧ (АРУ2 — AGC2). Регулирующие сигналы проходят через ФНЧ. При малом радиосигнале напряжение АРУ1 (AGC1) обеспечивает максимально возможное усиление. При увеличении размаха ВЧ сигнала работают и цепь АРУ1, и цепь АРУ2, но АРУ2 преобладает. Уровень ("точку") срабатывания АРУ1 можно программировать. Выходы АРУ1 и АРУ2 могут быть в режимах ограничения как по минимуму, так и по максимуму. Они могут фиксироваться независимо одна от другой программно или автоматически при детектировании уровня срабатывания. Когда обе цепи АРУ активны, соотношение их действия определяет пользователь.
Характеристики двойной АРУ изображены на рис. 3.
При малом уровне ВЧ сигнала необходим относительно большой коэффициент передачи. Так как селектор работает лучше при стабильном усилении, уровень АРУ1 (AGC1) программно устанавливают на максимальное значение, а АРУ2 (AGC2) — так, чтобы получился оптимальный уровень сигнала на входе АЦП.
При большом уровне ВЧ сигнала общее усиление может быть небольшим и действие АРУ2 оказывается недостаточным. При таком уровне сигнала должно регулироваться и усиление по ВЧ (АРУ1). Границу между этими зонами определяет пользователь. Ее называют уровнем ("точкой") срабатывания и программируют через один из внутренних регистров.
Выходы АРУ можно программировать или как двухтактные, или как открытые через регистр AGC12C, причем даже при открытом выходе максимальный уровень напряжения равен 3,3 В.
Немного об узлах обработки сигнала. Модуль-подавитель импульсных помех (INR) уменьшает импульсную интерференцию (регистр INR).
Преобразование принятого сигнала OFDM (на ПЧ) может происходить как на частоте 4,57 МГц, так и на частоте, близкой к 36 МГц. Во втором случае устройство работает как понижающий преобразователь. Тактовый сигнал для АЦП формируется цифровым способом, поэтому устройство ФАПЧ не нужно. Интерполяцию можно программировать для того, чтобы согласовать значение ПЧ с полосой пропускания канала.
Узел восстановления временных параметров символов определяет оптимальные моменты времени для переключения блока быстрого преобразования Фурье (FFT). Управление происходит через регистр SYR_THR. Используются корреляционная техника во временном пространстве и фильтрация в частотном для обеспечения надежной работы при малых уровнях помех. Анализ в частотной области применен и для определения импульсной характеристики канала при работе в одночастотных сетях (SFN).
Блок быстрого преобразования Фурье (FFT) работает в комплексной точке 2048/8192 FFT и с соответствующим блоком данных, который управляется импульсами с узла восстановления символов.
Модуль оценки канала и коррекции использует два разных пилот-сигнала для определения частотных характеристик каналов для каждой третьей несущей. Оценка затем интерполируется в частотной области и применяется для уточнения параметров OFDM несущих. Кроме того, рассчитывается информация для каждого пилот-сигнала, которая затем используется в декодере Витерби.
Узел обратного перемежения символов декодирует созвездия QPSK, 16 или 64 QAM в двоичный поток. При этом используется индивидуальная информация SNR.
Узел обратного перемежения разрядов обеспечивает получение потоков данных с высоким и низким приоритетом.
Блок оценки несущих (FEC) может работать в автоматическом или в форсированном режиме транспортного потока. Как декодер Витерби, так и декодер Рида-Соломона могут оценивать сигналы одновременно: 16-разрядные счетчики подсчитывают ошибки на разных уровнях. Они определяют ошибку в байтах (исправляются декодером Рида-Соломона) и пакетную ошибку, которая не корректируется, но при этом формируется импульс на выходе ERROR.
В декодере Витерби конволютные коды вырабатываются с использованием октальных полиномов (Gx = 171 и Gy = 133). Порядок следования и фазы "проколов" оцениваются на основе базиса ошибок. Каждый порядок следования берется в расчет и дает или не дает возможность путем программирования регистра PR или форсирования ядра COFDM приблизить порядок следования к значению, полученному из транспортного потока (сигнал параметров передатчика): 1/2, 2/3, 3/4, 5/6, 7/8. Для каждого возможного порядка текущий порядок ошибок сравнивают с программируемым. Если он больше, принимается другой порядок или другая фаза, пока не получится правильный порядок.
Длина каждого принимаемого пакета после внутреннего декодирования равна 204 байт. Синхрослово — это первый байт этого пакета. Его значение равно 0x47, однако оно дополняется через каждые 8 пакетов. Синхросчетчик считает вверх, когда синхробайт поступает в нужный момент, и вниз — при каждом неправильном синхробайте. Счетчик ограничен программируемым максимумом. Когда достигается это
значение, сигнал LK направляется в регистр STATUS. Когда считываемое значение уменьшается до нуля, сбрасывается флажок.
Внешнее перемежение (Forney) происходит по закону 17x12.
Как уже было указано, входные пакеты в 204 байт содержат 16 оценочных байтов, а первым в пакете поступает синхробайт. Декодер Рида-Соломона может исправить ошибки в восьми байтах каждого пакета.
Интерфейс выходных данных обслуживает выходы STR_OUT, ERROR, CLK_OUT, DO — D7 и D/P, причем их можно программно выключить. Для этого делают активным разряд TS_DISABLE в регистре TOPCTRL. Тогда все выходы переходят в высокоимпедансное состояние, даже если поток внутри декодируется. Это обеспечивает возможность параллельного соединения нескольких микросхем STV0360.
Выходной режим управляется регистром RS. Формируемый в микросхеме последовательный выходной поток выводится через выход D7, причем MSB передается первым. Если разряд RS0 регистра RS равен 0, то на выходе присутствуют паритетные разряды. Если RS0 = 1, то данные во время паритетного интервала равны нулю.
Параллельный формат выходных данных связан с общим протоколом DVB. Когда синхроимпульс отсутствует, т. е. в регистре STATUS разряд LK = 0, то на выходе D/P сохраняется низкий уровень.
Микросхема STV0360 обеспечивает выходные данные в соответствии со стандартом DVB-C1 (общий интерфейс). Это параллельный режим при RS0 = 0, RS1 =0.
Упрощенная структурная схема включения микросхемы STV0360 в блоке FRONT-END представлена на рис. 4.
Сигнал на вход демодулятора поступает с выхода так называемого "цифрового" фильтра ПАВ в селекторе. Процессор может оценивать уровень входного сигнала. Для этого радиосигнал с усилителя ВЧ селектора подан на вывод 58 демодулятора и проходит дополнительный внутренний АЦП. Узел двойной АРУ вырабатывает два сигнала управления. Один из них (AGC1), снимаемый с вывода 16 микросхемы, управляет усилителями ВЧ в селекторе. Второй сигнал (AGC2) управляет амплитудой сигнала ПЧ. Он может быть выведен из процессора и изменять усиление транзисторного каскада или микросхемы — усилителя ПЧ на выходе ПАВ в селекторе. В рассматриваемом примере управление по ПЧ обеспечивается посредством входного буферного каскада с регулируемым коэффициентом передачи, входящего в состав микросхемы процессора.
Журнал "Радио" №11 2006 год.
|
