|
СХЕМЫ---->
СХЕМЫ ТЕЛЕВИЗОРОВ СТАТЬЯ №1-50
Цифровые демодуляторы для входного блока цифроаналогового телевизора
Микропроцессор TDA10046HT фирмы PHILIPS. Часть 2
Б. ХОХЛОВ, доктор техн. наук, г. Москва
Демодулятором управляют по шине I2C. Протокол последовательного шинного интерфейса микросхемы следующий.
В режиме записи N байт информации передается строка
| Start | Address | 0 | Ack | Index | Ack | Data 1 | Ack |... | DataN | Ack | Stop |,
в которой адрес содержит семь двоичных разрядов в виде
|0001 |0|SADDR[1]|SADDR[0]|,
где пять старших разрядов неизменны, а два младших могут принимать одно из четырех значений. По одному разряду отведено на элементы строки Start, Ack (подтверждение), Stop и по восемь разрядов — на Index (номер регистра записи) и каждый байт информации Data 1-DataN.
Покажем это на примерах.
Пример 1. Строка записи числа F0 по адресу 9 в регистр 01 выглядит так:
|Start|0001001|0|Ack|01|Ack|F0|Ack| Stop|.
Пример 2. Строка записи по адресу 9 в регистр 01 числа F0 и в регистр 02 числа F1:
|Start|0001001|0|Ack|01|Ack|FO|Ack| F1|Ack|Stop|.
В режиме чтения N байт информации это происходит в две строки. Первая строка обеспечивает обращение к регистрам:
| Start | Address |0| Ack | Start Index | Ack |;
вторая — считывание записанных в них значений
| Start | Address| 1 | Ack | Value 1| Ack |... | ValueN | Ack | Stop |.
Следует обратить внимание на то, что в конце первой строки отсутствует разряд Stop, причем вторая строка может стартовать сразу же после первой.
Пример. При обращении по адресу 9 к регистрам, начиная с первого:
|Start |0001001|0| Ack |01| Ack |,
происходит чтение записанных в них значений поочереди:
|Start |0001001|1| Ack |32| Ack |56| Ack |Stop |.
Следовательно, по указанному адресу в регистре 01 записано число 32, а в регистре 02 — число 56.
Демодулятор содержит маломощный генератор с регулировкой амплитуды, который можно использовать в широком частотном интервале. Генератор может работать в двух режимах.
Схемы включения в них показаны на рис. 4.
В исполнительном режиме Slave (рис. 4,а) внешний тактовый сигнал через разделительный конденсатор подают на вход XIN. В микросхеме он преобразуется в сигнал CLKOUT компаратором с буфером. Входной сигнал должен быть с размахом в пределах 0,5... 1,8 В и частотой 4...27 МГц. Он должен иметь частоту, не менее чем в 10 раз большую, чем частота в шине I2С.
В режиме кварцевого генератора (рис. 4,б) к микросхеме требуется подключить кварцевый резонатор и конденсаторы С1 и С2. Синусоидальный сигнал можно обнаружить на входе XIN и выходе XOUT. Компаратор преобразует этот сигнал в импульсный для работы с уровнями микросхем структуры КМОП. Обычно в генераторе используют кварцевый резонатор на основную частоту 16 МГц. Однако она может быть в пределах 8...27 МГц.
Аналоговый сигнал ПЧ дискретизируется в АЦП демодулятора и преобразуется в десятиразрядный цифровой сигнал. Он обрабатывается в устройстве цифровой двойной АРУ, схема которого изображена на рис. 5,
в результате чего формируются десятиразрядные командные слова: одно — для селектора (AGCtun_ctrl), второе — для усилителя ПЧ (AGCif_ctrl). Они проходят дельта-сигма модуляторы первого порядка, которые передают одноразрядные сигналы на выходы AGC_TUN и AGC_JF. После аналоговых RC ФНЧ оба сигнала направляются на усилители, управляемые напряжением, которые обеспечивают регулируемое ослабление сигналов перед преобразованием в селекторе и перед АЦП. Для нормализации входного уровня сигналов в соответствии с выбранным порогом АРУ использован умножитель.
На рис. 6 представлена схема цепей, формирующих управляющие сигналы цифрового устройства двойной АРУ. Сначала цифровой сигнал проходит предварительную фильтрацию в фильтре IIR. Сигнал с него сравнивается с сигналом шинного регистра AGC_theres, в котором программируется задержка.
Результат сравнения запоминается в аккумуляторах (Accu IF и Accu Tun), что в итоге обеспечивает регулировку в селекторе и канале ПЧ. Эти аккумуляторы имеют программируемые нижний и верхний уровни насыщения и программируемое усиление.
Петли устройства АРУ управляются по шине I2С в зависимости от состояний и параметров установочных цифровых разрядов в регистрах микросхемы. Расскажем кратко о некоторых из них.
Если значение сигнала (состояние разряда) AGC_TUN равно нулю, используется одиночная петля АРУ ПЧ. В этом случае один из выходов селектора становится доступным по команде с процессора, что обеспечивает измерение сигнала ВЧ. Когда значение разряда AGC_TUN равно 1, используется двойная система АРУ.
При значении сигнала (состоянии разряда) AUTO_AGC, равном 1, порог АРУ и нормализация АРУ автоматически поддерживаются микросхемой TDA10046HT, какие бы состояния не принимали шинные регистры AGC_THRES и AGC_RENORM. Если же значение разряда AUTO_AGC равно 0, пользователь может или использовать отсутствующие значения регистров
AGC_THRES и AGC RENORM, или установить в этих регистрах параметры по своему выбору.
Регистр AGC_CONF обеспечивает конфигурацию цифровой петли АРУ демодулятора. По умолчанию регистр установлен в нулевое состояние.
В восьмиразрядный регистр AGC_THRES записано значение порога цифровой петли АРУ, с которым сравниваются средние абсолютные значения амплитуды сигнала. Динамический диапазон АЦП для входного сигнала OFDM определяется значениями +Vpeak и -Vpeak, причем для отрицательных значений Vpeak max равен 512. Он оказывается таким, что отношение сигнал/шум не ограничивает прием.
Фактор гребня (crest faktor) для сигнала OFDM на входе АЦП выбирают довольно большим, так что входной сигнал расположен между значениями +Vpeak и -Vрeaк при очень малом насыщении для них. Выбор слишком большого фактора гребня для полного исключения насыщения может ограничить динамический диапазон АЦП. Типичное значение фактора для сигнала OFDM равно 12 дБ (или примерно 4 при линейном представлении). При этом значение по умолчанию для микросхемы TDA10046HT при указанных параметрах, записанное в регистр AGC_THRES,
равно 204 (в десятичном представлении), причем АЦП используется в максимальном десятиразрядном динамическом режиме (Vpeak = 512).
Регистр AGC_RENORM управляет устройством дополнительной нормализации усиления. Когда АЦП не использует весь свой динамический диапазон (Vpeak < 512), что соответствует большинству режимов системы DVB-T, и когда требования к отношению сигнал/шум смягчены, применяют дополнительную нормализацию уровня сигнала после АЦП для того, чтобы ядро микросхемы TDA10046HT всегда получало сигнал OFDM в десятиразрядном динамическом режиме. При типовом значении AGC_RENORM, равном 8 (десятичный вид), усиление сигнала равно 1 (при AGC_thres = 204). В результате дополнительная нормализация не требуется.
Динамические характеристики двойной петли АРУ показаны на рис. 7.
Если входной сигнал очень мал, то команды AGCif и AGCtun фиксируются на их минимальных значениях AGCif_min и AGCtun_min. При увеличении входного сигнала значение AGCif меняется от AGCif_min до AGCif_max. При этом AGCtun поддерживается в состоянии AGCtun_min. Когда же уровень входного сигнала достигает значения, соответствующего AGCif_max, то дальнейшее ослабление обеспечивается петлей АРУ тюнера и значение AGCtun переходит от AGCtun_min к AGCtun_max.
В том случае, когда использован селектор, содержащий локальную петлю АРУ, необходимо измерять уровень управляющего напряжения, чтобы узнать уровень входного ВЧ сигнала. Такой режим обеспечивается в селекторе с аналоговым выходом, передающим постоянную составляющую сигнала. При этом микросхема TDA10046HT связана с компаратором (наподобие тихоходного АЦП) и передает цифровой восьмиразрядный уровень AGC_TUN_LEVEL в шинный регистр I2C так, как это пояснено на рис. 8. Программно процессор пытается согласовать уровень на выходе AGC_TUN с уровнем постоянной составляющей на выходе селектора. Микросхема записывает результат в шинный регистр AGC_TUN_LEVEL.
Микросхема TDA10046HT вырабатывает информацию о качестве сигнала, основанную на измерении ошибок на выходе декодера Витерби. Для этого сравниваются повторно кодированные выходные данные с входными символами в соответствии со схемой, изображенной на рис. 9.
При хорошей синхронизации измерительный блок оценивает канальную ошибку CBER путем вычисления отношения число ошибок/число символов. Счетчик ошибок имеет 17 разрядов и обеспечивает интервал измерений от 0 до 131 071, а счетчик символов — 21 разряд при интервале измерений от 0 до 2097120. Семнадцатиразрядный сигнал с выхода счетчика ошибок записывается в регистр "защелка" и затем в устройстве пересчета преобразуется в пятиразрядный сигнал CBER_LUT. При этом наибольшие канальные ошибки могут быть не менее 0,1, а сигнал CBER_LUT
принимает значение 00000. Наименьшие канальные ошибки могут быть ниже 1x10-6, а сигнал CBER LUT в таких случаях записывается числом 11001. Между указанными пределами находятся 24 интервала промежуточных значений. Например, числу 01010 соответствует интервал не менее 1,3x10-6, но меньше 1,7x10-6.
Последовательный шинный интерфейс имеет две возможности получать информацию о CBER, либо считывая пятиразрядный сигнал CBER_LUT, либо рассчитывая канальную ошибку в соответствии со следующей процедурой. Сначала счетчик символов устанавливается через анализатор в требуемое состояние путем записи шестнадцатиразрядного числа СРТ. Затем считываются 16 значений наиболее существенных разрядов счетчика ошибок путем записи содержимого СРТ. Измеренное значение ошибки CBER проверяется и отображается по шине I2С.
Схема включения демодулятора TDA10046HT во входном блоке представлена на рис. 10. Кроме цифрового демодулятора, в нем использованы селектор каналов TD1316S и микросхема усилителя ПЧ и понижающего преобразования частоты TDA9889TS фирмы PHILIPS. Фирма выпускает еще и модификацию этой микросхемы TDA9888TS, которая обеспечивает обработку цифрового сигнала ПЧ по европейскому, американскому и японскому стандартам. В нашем случае предпочтительно использовать микросхему TDA9889TS, которая работает только по европейскому и американскому стандартам. Она включает в себя усилитель ПЧ с исполнительным узлом АРУ ПЧ, управляемым внешним напряжением 0...3 В, понижающий преобразователь частоты спектра с весьма низким уровнем фазового шума — менее —115 дБ/Гц, содержащий смеситель и гетеродин в виде системы ФАПЧ с кварцевым резонатором, а также полосовой фильтр, формирующий АЧХ выходного сигнала ПЧ. Микросхема содержит также дополнительный узел АРУ с задержкой для селектора. Узел может быть использован, например, в аналоговом канале блока Front-end. Однако в рассматриваемом случае этот узел микросхемы не использован.
Селектор TD1316S содержит два узла АРУ. АРУ ВЧ с задержкой и АРУ ПЧ. В узле АРУ ВЧ использовано только исполнительное устройство (усилители ВЧ), которое управляется сигналом AGC_TUN с цифрового демодулятора (с вывода 1). В узле АРУ ПЧ селектора использована также только исполнительная часть, которая управляется постоянным напряжением с подстроечного резистора R5 и служит вспомогательным аттенюатором сигнала ПЧ. Функцию системы АРУ ПЧ выполняет микросхема TDA9889TS. Управляющим напряжением при этом служит сигнал AGC_IF, вырабатываемый в цифровом демодуляторе DD1.
Следует подчеркнуть, что микросхема TDA10046HT — единственный цифровой демодулятор, который не требует для формирования управляющих сигналов АРУ никаких образцовых или
вспомогательных напряжений от селектора. Оба управляющих напряжения АРУ (АРУ ВЧ и АРУ ПЧ) формируются из цифрового сигнала ПЧ в демодуляторе.
При налаживании рассматриваемого устройства после подачи всех напряжений питания на вход селектора подают радиосигнал DVB-T с минимально допустимым размахом, а движок резистора R5 устанавливают в крайнее левое по схеме положение. Далее измеряют размах сигнала на выходах микросхемы DA1 и, вращая движок резистора R5, добиваются того, чтобы размах на выходах был около 1 В (не менее). И наконец, убеждаются, что при увеличении размаха входного радиосигнала сигнал на входе цифрового демодулятора сохраняется постоянным за счет действия системы АРУ ПЧ в микросхеме DA1.
Журнал "Радио" №8 2006.
|
